

Réseaux pré-diffusés programmables par l'utilisateur: FPGA

Field Programmable Gate Array

Qu'est ce que la logique programmable?

- Un circuit logique programmable, ou réseau logique programmable, est un circuit intégré numérique qui est programmé indépendamment de sa fabrication. Il est composé de nombreuses cellules logiques élémentaires (combinatoires et/ou séquentielles) librement assemblables. Ce type de composant électronique est communément désigné par différents sigles anglais dont notamment :
 - FPGA (field-programmable gate array, réseau de portes programmables in situ) ;
 - PLD (programmable logic device, circuit logique programmable) ;
 - EPLD (erasable programmable logic device, circuit logique programmable et effaçable) ;
 - CPLD (complex programmable logic device, circuit logique programmable complexe) ;
 - PAL (programmable array logic, réseau logique programmable) ;
 - PLA (programmable logic array, réseau logique programmable).

- Structure interne d'un FPGA et composantes principales
- Le bloc de logique programmable d'un FPGA
- Composantes secondaires présentes dans un FPGA.
- Programmer un FPGA.

Technologies de circuits intégrés à application spécifique (ASIC)	
Logique fixe	Logique programmable
ASIC sur mesure <i>Full-custom ASIC</i> ASIC à cellules normalisées <i>Cell-based ASIC</i> Réseau pré-diffusé de portes <i>Gate Array</i>	Mémoire morte <i>Programmable Read Only Memory – PROM</i> <i>Electrically Programmable ROM – EPROM</i> <i>Erasable EPROM – EEPROM</i> Réseau de logique programmable <i>Programmable Logic Array - PLA</i> Circuit PAL <i>Programmable Array Logic™ - PAL</i> Circuit GAL <i>Generic Array Logic™ - GAL</i> Circuit logique programmable complexe <i>Complex Programmable Logic Device – CPLD</i> Réseau prédiffusé programmable par l'utilisateur <i>Field-Programmable Gate Array – FPGA</i>

Réseau pré-diffusé programmable par l'utilisateur

Field-Programmable Gate Array (FPGA): vue d'ensemble

- Un FPGA est un circuit intégré programmable par l'utilisateur.
- Les premiers FPGA ont été proposés au début des années 1980. Aujourd'hui, ils sont parmi les circuits intégrés les plus complexes en nombre de transistors.
- Deux manufacturiers américains de FPGA se partagent la plupart du marché: Altera et Xilinx. Altera a été achetée par Intel en 2015.
- Il existe plusieurs familles de FPGA, avec plusieurs modèles dans chaque famille.



CC by 3.0 Wikipedia/Altera




CC by 3.0 Wikipedia/Dake

Exemple de carte de développement

La Nexys4 DDR de Digilent équipée d'un FPGA Artix-7 de Xilinx


Plusieurs interfaces sur la carte, dont:

- 16 commutateurs et 16 LED
 - 5 boutons-poussoirs
 - Deux groupes de 4 affichages à 7 segments
 - Deux LED à trois couleurs
-
- Sortie audio PWM
 - Sortie VGA
 - Ethernet 10/100
 - Port USB
 - Connecteur Micro SD
 - Microphone PDM
-
- Accéléromètre à 3 axes
 - Senseur de température
 - 128 MiB DDR2




..., Nexys4 DDR FPGA Board Reference Manual, Avril 2016

Ressources globales




FPGA: trois composantes principales

- Un FPGA est composé à la base de :
 - un réseau de blocs de logique programmable (*Configurable Logic Block* – CLB);
 - un réseau d'interconnexions programmables entre les blocs; et,
 - des blocs d'entrée et de sortie avec le monde extérieur (*Input/Output Block* – IOB).
- Dans la figure, on a:
 - 12 IOBs, 15 CLBs
- Par exemple, le FPGA XC7A100T-1CSG324C a plutôt:
 - 210 IOBs, 7925 CLBs




The diagram shows a 2D grid with red and black lines. There are yellow squares at the intersections of the grid lines. Magenta squares are placed at the intersections of the red lines. Blue lines connect the yellow squares to the magenta squares. A dashed ellipse highlights a central yellow square.

◆ point de routage



FPGA de Xilinx série 7 : bloc de logique programmable


- Un CLB est composé de deux tranches (*slices*).
- Chaque tranche est reliée au réseau d'interconnexions.
- Les tranches sont reliées entre elles verticalement.



UG474_c2_01_092210


FPGA de Xilinx série 7 : tranche de type L (SLICEL)

- Une tranche comprend:
 - Quatre tables de correspondance (*Look-up Table* – LUT) à 6 entrées (A6:A1) et deux sorties O6 et O5, pouvant réaliser une fonction logique à 6 entrées ou deux fonctions logiques à 5 entrées.
 - Trois multiplexeurs (en gris, verticaux) pour réaliser des fonctions logiques de 7 ou 8 entrées
 - Des portes logiques pour l'addition rapide.
 - Huit éléments à mémoire:
 - 4 (au centre) sont toujours des bascules
 - 4 (à droite) peuvent être des bascules ou loquets.
 - Des multiplexeurs programmables (en blanc) pour router les signaux à l'intérieur de la tranche.
- Il existe aussi des tranches de type M qui peuvent implémenter de la mémoire et des registres à décalage.




Modèle simplifié d'une tranche (~ une tranche du Virtex 2 Pro)

- Deux tables de correspondance à 4 entrées:
 - fonction logique
 - mémoire RAM
 - mémoire ROM
 - décalage
- Deux éléments à mémoire, bascule ou loquet.
- Des multiplexeurs pour router les signaux.



Comment une LUT implémente une fonction logique

Portion of gate-level netlist




Contents of 3-input LUT

<i>a</i>	<i>b</i>	<i>c</i>	<i>y</i>
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Entrées / Sorties

Il existe plusieurs niveaux de tensions d'entrée / sortie, qui sont à prendre en compte pour :

- I La conception de la carte (compatibilité entre composants)
- I Les contraintes de routage (technologie à utiliser sur I/O)




Exemple: le problème du vote


Un comité composé de quatre personnes a besoin d'un mécanisme de vote secret pour les amendements sur la constitution du comité.

Un amendement est approuvé si au moins 3 personnes votent pour.

Concevoir un circuit logique qui accepte 4 entrées représentant les votes. La sortie du circuit doit indiquer si l'amendement est accepté.



$$\begin{aligned} F &= A'BCD + AB'CD + ABC'D + ABCD' + ABCD \\ &= BCD + ACD + ABD + ABC \end{aligned}$$



A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

FPGA: exemple – implémentation d'une fonction logique


Programmer la tranche du FPGA pour implémenter le circuit du problème du vote.

Étapes:

1. Choisir les ports d'entrée et de sortie.
2. Indiquer quelles connexions établir.
3. Donner le contenu des tables de correspondances. (Ici: la table de correspondance contient la table de vérité désirée).

Observations:

- La minimisation des équations n'est pas toujours utile.
- L'ordre dans lequel on place les entrées est crucial.
- Des fonctions à plus de 4 entrées nécessiterait plus d'un niveau de logique.




FPGA: composants secondaires

- Les 3 composantes principales d'un FPGA sont:
 - les blocs de logique programmable (CLB/tranches);
 - le réseau d'interconnexions; et,
 - les blocs d'entrée et de sortie (IOB).
- Parmi les composants secondaires on retrouve:
 1. Des blocs de mémoire intégrée
 2. Des fonctions arithmétiques avancées
 3. Des modules de génération d'horloge
 4. Des réseaux de distribution d'horloges
 5. Des microprocesseurs fixes


1. Blocs de mémoire intégrée

- De plus en plus de transistors ... les manufacturiers ajoutent de la mémoire.
- Avantage: mémoire accessible directement à l'intérieur de la puce.
- Colonnes de blocs de mémoire intégrées à travers les CLBs.
- Par exemple, le FPGA XC5VLX50T contient:
 - 60 blocs de 36 Kb = 2160 Kb



2. Fonctions arithmétiques avancées

- Les FPGA ont prouvé leur utilité dans les applications de traitement de signal.
- La multiplication est une opération fondamentale dans ces applications.
- Les fabricants de FPGAs ont donc rajouté des multiplieurs dédiés.
- Par exemple, le FPGA XC5VLX50T contient:
 - 48 tranches DSP48E avec multiplieurs de 25×18 bits signés



DSP Slice pour Virtex4

Figure 1-1. Entrées 18 bits avec multiplication / accumulation sur 32





Figure 1-1: **Basic DSP48E1 Slice Functionality**


3. Génération d'horloge

- La génération et la distribution du signal d'horloge est un problème difficile.
- Un circuit peut nécessiter une dizaine d'horloges de fréquences différentes.
- Le générateur accepte en entrée une horloge externe et génère une ou plusieurs horloges internes.




Génération d'horloge

Les horloges sont générés par le Digital Clock Managenemt (DCM) a v a n t d'être distribuées dans l'ensemble du FPGA par des circuits de routage spécifique, aucun travail de la part du concepteur !



4. Distribution d'horloge


- Pour distribuer l'horloge à travers la puce tout en minimisant le déphasage d'horloge, on utilise un réseau en arbre dédié.
- Ce réseau est alimenté soit par une patte spéciale du FPGA à laquelle est associé un amplificateur dédié, ou bien par l'entremise de signaux internes pouvant être routés au même amplificateur.




5. Microprocesseurs, mémoires et périphériques intégrés

- Plusieurs FPGA intègrent des microprocesseurs fixes, ex. PowerPC (PPC).
- N'utilisent pas de CLB ni de mémoire du FPGA.
- Architecture résultante très performante, SoC-sur-FPGA.
- Accès rapide entre le microprocesseur fixe et le reste de la logique, les multiplicateurs et la mémoire.

Il y a Un ou deux PPC dans la série XC5VFX.



RAM double port



ADC





Figure 1-1: XADC Block Diagram


The XADC also includes a number of on-chip sensors that support measurement of the

Processeur ARM sur SmartFusion



Systèmes sur puces avec circuit programmable

- Une tendance plus récente est d'intégrer de la logique programmable à un microprocesseur.
- Architecture résultante très performante de System-on-Chip (SoC).
- Accès rapide entre le microprocesseur fixe et le reste de la logique.
- Exemple: Xilinx – famille Zynq-7000



Technologie de programmation pour FPGA

- La technologie SRAM est de loin la plus populaire pour les FPGAs.
- Une cellule de mémoire SRAM comporte 4 ou 6 transistors.
- L'information est perdue quand l'alimentation est coupée.
- Le fichier de configuration doit être stockée dans une mémoire ROM sur la carte de développement.
- La technologie SRAM est affectée par les radiations, donc elle n'est pas appropriée pour les applications spatiales.

Conclusion :

- Vous devriez maintenant être capable de ...
 - Décrire, à l'aide d'un diagramme, la structure interne d'un FPGA et de ses composantes principales, et expliquer leur fonctionnement et comment les utiliser. (B2)
 - Décrire, à l'aide d'un diagramme, la structure interne d'un bloc de logique programmable d'un FPGA, et expliquer son fonctionnement et comment l'utiliser. (B2)
 - Énumérer et décrire les composantes secondaires qu'on retrouve dans un FPGA. (B2)
 - Expliquer comment programmer un FPGA pour réaliser un circuit combinatoire ou séquentiel. (B3)

Code	Niveau (http://fr.wikipedia.org/wiki/Taxonomie_de_Bloom)
B1	Connaissance - mémoriser de l'information.
B2	Compréhension – interpréter l'information.
B3	Application – confronter les connaissances à des cas pratiques simples.
B4	Analyse – décomposer un problème, cas pratiques plus complexes.
B5	Synthèse – expression personnelle, cas pratiques plus complexes.